

Soluzione della Prova Scritta di Complementi di Elettronica II

21 Luglio 2015

- 1) Analizzando il *pull-down* del *gate* in figura è evidente che la funzione logica realizzata dal *gate* è $G1 = \overline{A(B+C)} = \overline{A} + \overline{(B+C)}$.

Noti i parametri tecnologici, il *parasitic effort* dell'invertitore vale:


$$P_{inv} = \frac{L_{MIN}(2C_{GS0} + L_S C_{j0} K_{eq})}{L_{MIN}^2 C_{ox} + 2L_{MIN} C_{GS0}} \simeq 0.73$$

Indichiamo con S_n ed S_p i dimensionamenti dei transistori n -MOS e p -MOS del *gate* $G1$. Nel transistoro di discesa di caso peggiore il dimensionamento equivalente del *pull-down* vale $S_{n,eq} = S_n/2$ ed il dimensionamento del *pull-up* nella salita di caso peggiore vale $S_{p,eq} = S_p/2$. Affinché i tempi di salita e discesa di caso peggiore siano uguali dobbiamo quindi avere $S_p/S_n = \varepsilon$ con $\varepsilon = \beta'_n/\beta'_p = 1.286$. Per uguagliare il ritardo di caso peggiore del *gate* $G1$ ad un invertitore con dimensionamento S_{inv} è necessario $S_n = 2S_{inv}$. Dunque, quando S_n vale $2S_{inv}$, la capacità di ingresso di $G1$ vale $C_{G1} = 2S_{inv}(1 + \varepsilon)C_{M1}$. Inoltre al nodo di uscita sono connessi due transistori p -MOS con dimensionamento $S_p = 2\varepsilon S_{inv}$ ed un n -MOS con dimensionamento $S_p = 2S_{inv}$.

Le precedenti considerazioni consentono di calcolare il *logical* e *parasitic effort* di $G1$ come:

$$g_{G1} = \frac{2S_{inv}(1 + \varepsilon)C_{M1}}{S_{inv}(1 + \varepsilon)C_{M1}} = 2 \quad p_{G1} = \frac{2S_p + S_n}{S_{inv}(1 + \varepsilon)} p_{inv} = \frac{(2 \cdot 2\varepsilon + 2)S_{inv}}{(1 + \varepsilon)S_{inv}} p_{inv} = 2.29$$

- 2) Il circuito in figura realizza la funzione logica richiesta usando il *gate* $G1$:



Per calcolare il *path-effort* F del circuito complessivo sono necessari il *logical effort* di tutti i *gate*. Per il *gate* NOR:

$$g_{nor3} = \frac{1 + 3\varepsilon}{1 + \varepsilon} = 2.125 \quad p_{nor3} = 3p_{inv} = 2.20$$

La capacità di ingresso di $G1$ si esprime come $C_{G1} = S_{nG1}(1 + \varepsilon)C_{M1}$, dove S_{nG1} indica il dimensionamento del transistoro n -MOS e $C_{M1} = 0.067 fF$. Per $S_{nG1} = 2$ abbiamo $C_{G1} \simeq 0.308 fF$.

Nota la capacità di ingresso di $G1$ e quella di carico $C_L = 1.1 fF$, possiamo calcolare il *path effort* come:

$$F = GH = g_{G1} g_{nor3} \frac{C_L}{C_{G1}} \simeq 15.2$$

- 3) Siccome il circuito ha due stadi avremo uno *stage effort* ottimo $\hat{f} = \sqrt[3]{F} = 3.90$ e la capacità di ingresso del NOR può essere calcolata come:

$$C_{nor3} = \frac{g_{nor3} C_L}{\hat{f}} \simeq 0.60 fF$$

Il ritardo del circuito ottimizzato risulta:

$$t_p = t_{p0} (2\hat{f} + p_{G1} + p_{nor3}) = 12.28 t_{p0} \simeq 160 ps.$$